

# Memoires : Rom, Ram,...

Mémoire:

Mémoire interne:

- \*ROM: 448 Kio

- \*Pour le démarrage et les fonctions de base.

- \*SRAM: 520 Kio

- \*Pour les données et les instructions.

- \*SRAM rapide RTC: 8 Kio

- \*Pour le stockage de données et le processeur principal pendant le démarrage RTC à partir du mode de veille prolongée.

- \*SRAM lente RTC: 8 Kio

- \*Pour l'accès au coprocesseur en mode de veille prolongée.

- \*eFuse: 1 Kibit

- \*Dont 256 bits sont utilisés pour le système (adresse MAC et configuration de la puce) et les 768 bits restants sont réservés aux applications client, y compris Flash-Encryption et Chip-ID.

- \*Flash intégré:

- \*Flash connecté en interne via IO16, IO17, SD\_CMD, SD\_CLK, SD\_DATA\_0 et SD\_DATA\_1 sur ESP32-D2WD et ESP32-PICO-D4.

- \*0 MiB (puces ESP32-D0WDQ6, ESP32-D0WD et ESP32-S0WD)

- \*2 Mio (puce ESP32-D2WD)

- \*4 Mo (module SiP ESP32-PICO-D4)

- \*Flash externe et SRAM: ESP32 prend en charge jusqu'à quatre flashes QSPI externes de 16 Mio et SRAM avec un cryptage matériel basé sur AES pour protéger les programmes et les données des développeurs. ESP32 peut accéder au flash QSPI externe et à la SRAM via des caches haute vitesse.

- \*Jusqu'à 16 Mo de mémoire flash externe sont mappés en mémoire sur l'espace de code du processeur, prenant en charge l'accès 8 bits, 16 bits et 32 bits. L'exécution de code est prise en charge.

- \*Jusqu'à 8 Mo de mémoire flash / SRAM externe sont mappés sur l'espace de données du processeur, prenant en charge l'accès 8 bits, 16 bits et 32 bits. La lecture des données est prise en charge sur le flash et la SRAM. L'écriture de données est prise en charge sur la SRAM.

From:

<https://www.magenealogie.chanterie37.fr/www/fablab37110/> - Castel'Lab le Fablab MJC de Château-Renault

Permanent link:

<https://www.magenealogie.chanterie37.fr/www/fablab37110/doku.php?id=start:arduino:esp32:cours:memoire&rev=1614773011>

Last update: 2023/01/27 16:08

